花灯知识

基于VHDL实现的十六路彩灯控制系统

雪缘园 2021-03-30 21:13 填写在线分享代码

        跟着科学技艺的起色以及国民存在水准的降低,正在摩登存在中,彩灯行动一种装扮,既可能加硬汉们的感观,起到告白传播的影响,又可能填补节日空气,为人们的存在填补亮丽,用

        

  跟着科学技艺的起色以及国民存在水准的降低,正在摩登存在中,彩灯行动一种装扮,既可能加硬汉们的感观,起到告白传播的影响,又可能填补节日空气,为人们的存在填补亮丽,用正在舞台上加强晚会灯光效率。跟着电子技艺的起色,操纵

  向着幼型化、迅速化、大容量、重量轻的对象起色,EDA(Elect ron icDesign A u tom at ic)技艺的操纵惹起电子产物及

  言语行动可编程逻辑器件的准绳言语形容才具强,遮盖面广,空洞才具强,正在实质操纵中越来越寻常。正在这个阶段,人们发端谋求贯彻全部

  策画的自愿化,可能从艰巨的策画办事中彻底解脱出来,把精神召集正在创作性的计划与观念构想上,从而可能降低策画恶果,缩短产物的研造周期。全部经过通过EDA器械自愿达成,大大减轻了策画职员的办事强度,降低了策画质地,淘汰了失足的机缘。

  VHDL是美国国防部提出的一种经历准绳化认证的硬件形容言语,应用VHDL言语举办硬件策画有如下特色:将一项工程策画(或称策画实体)分成表部(或称可视个别,雪缘园,即端口)和内部(或称弗成视个别),即策画实体的内部效力和算法达成个别。

  本文先容操纵美国ALTERA公司的MAX+PLUSⅡ平台,应用VHDL硬件形容言语实行的十六道彩灯统造体系。

  正在电道中以1代表灯亮,以0代表灯灭,由0、1按差其它秩序组合代表差其它灯光图案,同时使其挑选差其它频率,从而实行多种图案多种频率的花腔效力显示。正在该电道中只需简陋的改正步调就可能矫健地调剂彩灯图案和变革格式。下面就以一个十六道彩灯统造体系的实行为例举办简陋注释。

  此十六道彩灯统造体系设定有四种花腔变革,这四种花腔可能举办自愿切换,且每种花腔可能挑选差其它频率,四种花腔诀别为:

  用VHDL举办策画,最先应当理会,VHDL言语是一种全方位硬件形容言语,征求体系手脚级,寄存器传输级和逻辑门级多个策画方针。应足够运用VHDL“自顶向下”的策画益处以及方针化的策画观念,方针观念看待策画杂乱的数字体系诟谇常有效的,它使得咱们可能从简陋的单位入手,逐步组成宏壮而杂乱的体系。

  最先应举办体系模块的划分,规章每一模块的效力以及各个模块之问的接口。最终策画计划为:以一个十六道彩灯花腔统造器、一个四频率输出分频器,一个四选一统造器和一个时光挑选器总共四个别来达成策画。四选一统造器从分频器挑选差别频率的时钟信号输送到彩灯花腔统造器,从而抵达统造彩灯忽闪速率的速慢,时光挑选器统造每种速率保卫的时光是非。

  本次策画分为四个子模块,即十六道彩灯花腔统造器、四频率输出分频器,四选一统造器和时问挑选器,其子模块及其效力如下:

  (1)四频率输出分频器:正在本次策画中,咱们只策画了四种花腔,咱们条件这四种花腔以差其它频率显示,而惟有一个输入的时钟信号,因而咱们对所输入的时钟信号举办2分频、4分频、8分频、16分频,获得四种频率信号,CLKDIV模块即是来达成此效力。

  (2)时光挑选器:时光挑选器实质上是两个分频器,此中一个频率是另一个频率的两倍。原来这两个分频器可能正在上述的四频率输出器中实行的,但为了便表地为四选一统造器供应差其它时光挑选要求,就将这两个分频器独立开来。这两个输出的的时钟信号组合起来就可认为四选一统造器供应00、01、10、11四个时光挑选要求,如图2所示。

  (3)四选一统造器:四选一统造器效力是从分频器落挑选差别频率的时钟信号送给彩灯统造器,实行彩灯忽闪的频率变革。

  (4)彩灯统造器:彩灯统造电道是全部策画的中心,它担任全部策画的输出效率即种种彩灯图案的样式变革。该步调足够地注释了用VHDL策画电道的“弹”性,即可通过改换步调中输出变量Q的位数来改换彩灯的数量。此中,P1经过对灯闪的速率举办统造,有两种格式可改换灯闪的速率:一是改换表部时钟的赋值,二是改换信号U的位数。P2经过能举办彩灯的图案统造,改换s的位数即可改换要统造图案的数量,改换输出变量O的组合即可幻化彩灯图案。彩灯统造器的实行步调如下:

  末了,当各个模块均达成上述操作之后,即可运用MAXPLLUS2的道理图输入,移用各个元器件(底层文献),以道理图的时势造成末了的十六道彩灯显示体系(顶层文献),而且举办仿真。仿真通过,即可下载到指定的CPLD芯片内中,并举办实质连线,举办末了的硬件测试。当然,可能将各个模块所天生的元件符号存放正在元件库中,以被其他人或其他的策画所反复移用,以简化后面的策画。

  与其它硬件策画措施比拟,用VHDL举办工程策画的益处是多方面的:VHDL拥有很强的手脚形容才具,接济大界限策画的瓦解和已有策画的再运用,可读性好,易于改正和创造舛错,可能应用仿真器对VHDL源代码举办仿真,容许策画者不依赖于器件,容易创造策画中展示的题目,以便实时收拾。能实行策画与工艺无合,可移植性好,上市时光速,本钱低,ASI(:移植等益处。操纵FPGA可能实行杂乱电道的统造,本文只是操纵其简陋的统造策画的一个实在实行经过。基于VHDL实现的十六路彩灯控制系统

标签: 雪缘园